简化版RISC CPU设计(8bits)

RISC CPU 结构（8大模块）

1.时钟发生器

2.指令寄存器

3.累加器

4.算数逻辑运算单元

5.数据控制器

6.状态控制器

7.程序计数器

8.地址多路器

VerilogHDL

相关

挑战（二）：两周自己动手写CPU（第二章：可编程逻辑器件与Verilog HDL）

标签